



Національний технічний університет України
«Київський політехнічний інститут імені Ігоря Сікорського»

Факультет інформатики та обчислювальної техніки
Кафедра обчислювальної техніки

Архітектура Комп'ютерів. Частина 1

Лабораторна робота №1

«Синтез арифметико-логічних пристроїв з розподіленою логікою»

Виконав: студент 2 курсу ФІОТ, гр. ІО-41

Давидчук А. М.

Залікова книжка № 4106

Перевірив: *Верба О. А.*

Тема: «Синтез арифметико-логічних пристроїв з розподіленою логікою» .

Мета: одержати навички в проектуванні арифметико-логічних пристроїв з розподіленою логікою і автоматів управління з жорсткою логікою

Порядок виконання роботи

1. Варіанти завдання визначаються молодшими розрядами $a_7, \dots, a_1$ двійкового номера залікової книжки студента відповідно з табл. 2.7–2.9 у методичних вказівках. Множення 1-м способом виконати в доповняльному коді (ДК) для чисел із знаками. Для інших функцій операнди є додатні числа.
2. Розробити операційну схему пристрою та змістовний мікроалгоритм обчислення функції (виконання операції множення) відповідно з табл. 2.7 у методичних вказівках.
3. Розробити функціональну схему операційного пристрою. Для побудови схеми можна використовувати комбінаційний суматор, регістр-лічильник циклів та асинхронні регістри, що мають входи управління зсувами і занесенням інформації. На схемі повинні бути зазначені розрядність регістрів та шин.
4. Виконати логічне моделювання роботи операційного пристрою за допомогою таблиці станів регістрів та лічильника. Задати самостійно значення операндів (3 – 4 розряди).
5. Здійснити синтез пристрою управління, тип тригерів і управляючого автомата обрати із табл. 2.8 та 2.9 у методичних вказівках. Ураховувати, що мікрооперації на регістрах виконуються за перепадом управляючих сигналів з 1 в 0.
6. В моделюючій програмі ПРОГМОЛС 2.0 (AFDK) побудувати схему операційного пристрою для множення чисел або обчислення функції та доповнити її схемою управляючого автомата. На першому етапі виходи автомата до входів операційного пристрою не підключати. Налаштувати окремо схему операційного пристрою та схему управляючого автомата.
7. Підключити до управляючих входів операційного пристрою виходи автомата. Зробити комплексне налагодження схеми і переконатися в правильності одержаних результатів.
8. Перейти до асинхронного моделювання. Дослідити зазначені викладачем часові параметри схеми.

Хід роботи

Мій номер залікової книжки: 4106, що у двійковому вигляді є 0001 0000 0000 1010. Звідси $a_7 = 0, a_6 = 0, a_5 = 0, a_4 = 1, a_3 = 0, a_2 = 1, a_1 = 0$.

Звідси мій варіант завдання: Множення, 2 способом. Тобто обчислити функцію

$$C = A B$$

де A та B – правильні додатні дробі, а C – результат множення.

Мій тип тригера: T тригер.

Мій тип автомата: Мілі.

Операційна схема множення за 2 способом для 4 розрядних вхідних операндів A та B :




Рис. 1: Операційна схема множення за 2 способом для 4 розрядних операндів

Функціональний мікроалгоритм множення за 2 способом для 4 розрядних операндів:




Рис. 2: Функціональний мікроалгоритм множення за 2 способом для 4 розрядних вхідних операндів A та B

Проведемо демонстрацію множення довільних чисел A та B таблицею станів регістрів:

Нехай

$$A = 0,1011 = 11, B = 0,1000 = 8, \text{ звідси } C = AB = 11 \cdot 8 = 88 = 0,0101\,1000.$$

Перевіримо:

№	RG3 8 1	RG2 4 1	RG1 8 1	Мікрооперації
—	00001000	1011	00000000	RG3 = 0..0.B; RG2 = A; RG1 = 0;
1	00001000 <i>Після зсуву:</i> 00010000	1011 <i>Після зсуву:</i> 0101	00000000 + 00001000 ----- 00001000	RG1 := RG1 + RG3; RG3 := 1(RG3).0; RG2 := 0.r(RG2);
2	00010000 <i>Після зсуву:</i> 00100000	0101 <i>Після зсуву:</i> 0010	00001000 + 00010000 ----- 00011000	RG1 := RG1 + RG3; RG3 := 1(RG3).0; RG2 := 0.r(RG2);
3	00100000 <i>Після зсуву:</i> 01000000	0010 <i>Після зсуву:</i> 0001	00011000	RG3 := 1(RG3).0; RG2 := 0.r(RG2);
4	01000000 <i>Після зсуву:</i> 10000000	0001 <i>Після зсуву:</i> 0000	00011000 + 01000000 ----- 01011000	RG1 := RG1 + RG3; RG3 := 1(RG3).0; RG2 := 0.r(RG2);

Табл. 1: Таблиця станів регістрів при множенні

Регістр RG2 став нульовим, що свідчить про закінчення операції множення, і в регістрі RG1 записана відповідь, а саме: 0,0101 1000 що співпадає із раніше вручну обчисленим значенням, що свідчить про коректність виконання алгоритму множення 2 способом.

Функціональна схема виконання множення:




Рис. 3: Функціональна схема множення за 2 способом для 4 розрядних вхідних операндів A та B

Таблиця управляючих сигналів:

Вузол	Мікрооперація	Управляючий сигнал
RG1	Запис	W_1
	Скидання	R
RG2	Запис	W_2
	Скидання	R
	Зсув праворуч	S_R
RG3	Запис	W_3
	Скидання	R
	Зсув ліворуч	S_L

Табл. 2: Таблиця мікрооперацій та управляючий сигналів

Звичайний та закодований структурні мікроалгоритми множення 2 способом:




Рис. 4: Звичайний (а) та закодований (б) структурні мікроалгоритми множення

Примітка: сигнал R буде подаватись поза алгоритмом вручну користувачем, тому він не входить у кодування керуючих сигналів.

Таблиця кодування керуючих сигналів та логічних умов:

Y_1	W_1, W_2, W_3
Y_2	W_1
Y_3	S_R, S_L
X_1	$RG2[1] (T)$
X_2	$RG2 == 0$

Табл. 3: Таблиця кодування керуючих сигналів та логічних умов

На цьому етапі ми закінчили проектування операційної схеми множення 2 способом – залишилось лише побудувати схему цього операційного пристрою.

Далі почнемо синтез управляючого автомата, а саме синтез абстрактного та структурного. Побудуємо граф закодованого мікроалгоритма операційного пристрою:




Рис. 5: Функціональна схема множення за 2 способом для 4 розрядних вхідних операндів A та B

Тут стани A_i – додаткові стани, задля забезпечення кодування станів за кодом Грея.

	Q_3	Q_2	Q_1
Z_1	0	0	0
Z_2	0	0	1
Z_3	1	0	1
Z_4	1	0	0
Z_5	1	1	0
A_1	0	1	0
A_2	1	1	1

Табл. 4: Таблиця кодування станів

Тепер зробимо синтез структурного автомата.

ПС	Код ПС			СП	Код СП			Логічні умови		Керуючі сигнали			Функції збудження тригерів		
	Q_3	Q_2	Q_1		Q_3	Q_2	Q_1	X_2	X_1	Y_1	Y_2	Y_3	T_3	T_2	T_1
Z_1	0	0	0	Z_2	0	0	1	-	-	1	0	0	0	0	1
Z_2	0	0	1	Z_3	1	0	1	-	-	0	0	0	1	0	0
Z_3	1	0	1	Z_4	1	0	0	-	0	0	0	1	0	0	1
Z_3	1	0	1	Z_4	1	0	0	-	1	0	1	0	0	0	1
Z_4	1	0	0	Z_5	1	1	0	-	-	0	0	0	0	1	0
Z_5	1	1	0	A_2	1	1	1	0	-	0	0	0	0	0	1
Z_5	1	1	0	A_1	0	1	0	1	-	0	0	0	1	0	0
A_1	0	1	0	Z_1	0	0	0	-	-	0	0	0	0	1	0
A_2	1	1	1	Z_3	1	0	1	-	-	0	0	0	0	1	0

Табл. 5: Структурна таблиця керуючого автомата

Звідси маємо такі керуючі функції та функції збудження тригерів:

$$Y_1 = \overline{Q_3} \overline{Q_2} \overline{Q_1}$$

$$Y_2 = Q_3 \overline{Q_2} Q_1 X_1$$

$$Y_3 = Q_3 \overline{Q_2} Q_1 \overline{X_1}$$

$$T_3 = \overline{Q_3} \overline{Q_2} Q_1 \vee Q_3 Q_2 \overline{Q_1} X_2$$

$$T_2 = Q_3 \overline{Q_2} \overline{Q_1} \vee \overline{Q_3} Q_2 \overline{Q_1} \vee Q_3 Q_2 Q_1$$

$$T_1 = \overline{Q_3} \overline{Q_2} \overline{Q_1} \vee Q_3 \overline{Q_2} Q_1 \overline{X_1} \vee Q_3 \overline{Q_2} Q_1 X_1 \vee Q_3 Q_2 \overline{Q_1} \overline{X_2}$$

Проведемо мінімізацію всіх функцій збудження тригерів за допомогою діаграм Вейча:




Рис. 6: Діаграми Вейча для а) T_3 , б) T_2 , в) T_1

Звідси:

$$T_3 = \overline{Q_3} \overline{Q_2} Q_1 \vee Q_3 Q_2 \overline{Q_1} X_2$$

$$T_2 = Q_3 \overline{Q_2} \overline{Q_1} \vee \overline{Q_3} Q_2 \overline{Q_1} \vee Q_3 Q_2 Q_1$$

$$T_1 = \overline{Q_3} \overline{Q_2} \overline{Q_1} \vee Q_3 \overline{Q_2} Q_1 \vee Q_3 Q_2 \overline{Q_1} \overline{X_2}$$

Змоделюємо спочатку керуючий автомат, та пореве́римо його правильність, порівнюючи часові діаграми із графом:




Рис. 7: Схема керуючого автомата для множення 2 способом. Комбінаційна частина реалізована на ПЛМ(8; р; 8)

І надамо їй часову діаграму:




Рис. 8: Часова діаграма роботи керуючого автомата

Згідно із часовою діаграмою, наш автомат виконує наданий мікроалгоритм правильно, та повністю відповідає його графу.

Тепер побудуємо операційний пристрій множення 2 способом 4-розрядних двійкових чисел:




Рис. 9: Схема операційного пристрою для множення 2 способом

Узагальнена структура арифметико-логічного пристрою:




Рис. 10: Узагальнена схема АЛП

Де $x_1, x_2, \dots, x_n$ – вхідні дані (для нашого АЛП існують лише x_1 та x_2). Та керуючі сигнали операційним пристроєм $y_1, y_2, \dots, y_i$, що в нашому випадку окремо існують y_1, y_2 та y_3 .

Тепер побудуємо АЛП множення 2 способом у програмі моделювання логічних схем AFDK:



Рис. 11: Схема АЛП множення 2 способом у AFDK

І відразу перевіримо правильність виконання множення операндів A та B і бачимо, що множення пройшло успішно та відповідь коректна. Також надам часову діаграму АЛП:




Рис. 12: Часова діаграма АЛП

Часова діаграма ще раз підтверджує коректність синтезу АЛП множення 2 способом 4-розрядних двійкових чисел за допомогою T -тригерів, що реалізують автомат Мілі.

Висновок

У ході виконання лабораторної роботи було синтезовано арифметико-логічний пристрій з розподіленою логікою для виконання операції множення 2 способом для 4-розрядних вхідних операндів. Розроблено операційну та функціональну схеми, складено змістовний і структурний мікроалгоритми, а також виконано логічне моделювання роботи пристрою за таблицею станів регістрів, що підтвердило коректність обчислення результату множення.

Також було здійснено синтез пристрою керування у вигляді керуючого автомата Мілі на T -тригерах: побудовано граф закодованого мікроалгоритму, виконано кодування станів (за кодом Грея), складено структурну таблицю, отримано та мінімізовано (за діаграмами Вейча) функції збудження тригерів і керуючі сигнали. Реалізацію операційного пристрою та керуючого автомата виконано у середовищі AFDK (ПРОГМОЛС 2.0); часові діаграми підтвердили правильність переходів станів, формування керуючих сигналів і коректну роботу АЛП у цілому. Отримані результати відповідають заданому мікроалгоритму та підтверджують досягнення мети роботи — набуття практичних навичок проектування АЛП з розподіленою логікою та автоматів керування з жорсткою логікою.

Відповіді на контрольні запитання

1. Охарактеризуйте чотири основних методи множення чисел.

1-й спосіб (зсув добутку вправо). На початку кожного циклу аналізується молодший розряд множника в регістрі $RG2$ (біт $RG2[1]$). Якщо $RG2[1] = 1$, то вміст $RG3$ додається до часткових добутків у $RG1$; якщо $RG2[1] = 0$ — додавання не виконується. Далі виконується правий зсув у $RG1$ і $RG2$, що еквівалентно множенню на 2^{-1} ; при цьому молодший розряд $RG1$ переноситься у старший розряд $RG2$. Після n циклів молодші розряди добутку містяться в $RG2$, а старші — в $RG1$. Максимальний час виконання:

$$t_M = n(t_p + t_3),$$

де t_p — час зсуву/пересилання, t_3 — час додавання.

2-й спосіб (зсув доданка вліво). Множник X записується в $RG2$, а множене Y — у молодші розряди $RG3$. У кожному циклі додавання керується розрядом $RG2[1]$, а в $RG3$ виконується зсув вліво. Завдяки цьому зсув синхронізується з додаванням,

що зменшує тривалість циклу. Завершення операції визначається умовою обнулення $RG2$ (це особливо корисно для ненормалізованого множника). Час виконання зазвичай оцінюють як

$$t_M = n t_p.$$

3-й спосіб (формування часткового добутку зі зсувом вліво). Множник X записується у старші розряди $RG2$ (при цьому $RG2[1] = 0$), а $RG3$ має вагу 2^{-2n} і подає $Y2^{-n}$. Підсумовування виконується за умови $RG2[n+1] = 1$ із зсувом вліво в $RG1$ і $RG2$. Можливий перенос із $RG1$ у $RG2$ усуває повторні переноси (спрощення перенесення). Після n циклів молодші розряди добутку перебувають у $RG1$, а старші — у $RG2$. Час виконання оцінюється аналогічно 1-му способу.

4-й спосіб (зсув множеного вправо). Множник записується в $RG2$, а множене — у старші розряди $RG3$. Додавання керується розрядом $RG2[n+1]$, а в $RG3$ виконується правий зсув, еквівалентний множенню на 2^{-1} . За часовими витратами спосіб аналогічний 2-му:

$$t_M = n t_p.$$

2. Як розрахувати розрядність вузлів операційного пристрою?

Розрядність вузлів (регістрів, шин, суматорів, лічильників) визначається з урахуванням:

- розрядності операндів (цілої та дробової частин, якщо це дробові);
- максимально можливого розряду добутку/суми (щоб уникнути переповнення);
- необхідних службових бітів (знак, перенос, біти зсуву/вирівнювання).

На практиці правильність обраної розрядності перевіряють моделюванням на граничних значеннях операндів.

3. Визначіть поняття: операція, мікроалгоритм, мікрооперація.

Операція — дія над даними, наприклад додавання, віднімання, множення.

Мікрооперація — елементарна дія над вмістом регістрів (або над шинами/пам'яттю), що виконується за один такт керування: запис, зсув, пересилання, додавання, скидання тощо.

Мікроалгоритм — впорядкована послідовність мікрооперацій і умов переходу, яка реалізує задану операцію (або машинну інструкцію).

4. Наведіть типи арифметико-логічних пристроїв та їх основні відмінності.

- **Послідовні** — виконують операції поетапно (розряд за розрядом), простіші апаратно, але повільніші.
- **Паралельні** — обробляють усі біти одночасно, працюють швидше, але потребують більше апаратних ресурсів.
- **Комбінаторні** — не мають пам'яті стану, виходи залежать лише від поточних входів.
- **З пам'яттю (послідовні з регістрами)** — можуть зберігати проміжні результати та стан, що дає змогу реалізовувати складніші алгоритми.

5. Охарактеризуйте основні етапи проектування АЛП з розподіленою логікою.

- (а) Для кожної операції будують операційну схему та функціональний мікроалгоритм (Ф-мікроалгоритм).
- (б) Обирають розрядність регістрів, суматорів, шин, лічильників; виконують логічне моделювання (таблиці станів, часові діаграми).
- (в) Розробляють функціональну та принципову схеми операційного пристрою (ОП) із зазначенням керувальних входів.
- (г) Складають структурний мікроалгоритм (С-мікроалгоритм) з урахуванням конкретної реалізації вузлів.
- (д) Виконують синтез пристрою керування (керуючого автомата) та формують керувальні сигнали.
- (е) Формують повну принципову/функціональну схему всього АЛП та проводять перевірку (синхронну/асинхронну).

6. Що відображує операційна схема виконання операції?

Операційна схема описує послідовність перетворень даних в ОП: передавання між вузлами, виконання обчислень (наприклад додавання), зсуви, а також фіксацію результатів у регістрах.

7. Що відображує функціональна схема пристрою?

Функціональна схема показує основні блоки (регістр(и), суматор, лічильник, комутація) та зв'язки між ними, тобто архітектуру пристрою без деталізації елементної бази.

8. У чому відмінність функціонального та структурного мікроалгоритму?

Функціональний мікроалгоритм задає *логіку* виконання операції як послідовність мікрооперацій і умов. Структурний мікроалгоритм уточнює виконання з урахуванням *конкретної апаратної реалізації* (які саме вузли та сигнали задіяні, як організовані зсуви/записи/переноси).

9. Напишіть вирази, що визначають закони функціонування автоматів Мілі та Мура.

Автомат Мура:

$$a^{s+1} = \delta(a^s, x^s), \quad y^{s+1} = \lambda(a^s).$$


Автомат Мілі:

$$a^{s+1} = \delta(a^s, x^s), \quad y^{s+1} = \lambda(a^s, x^s).$$

10. Намалюйте узагальнену структурну схему управляючого автомата.

11. Охарактеризуйте основні етапи проектування управляючого автомата.

- (а) Формують повний перелік керувальних сигналів y_i .
- (б) Визначають тривалості сигналів, будують закодований мікроалгоритм.
- (в) Розмічають стани автомата та будують граф переходів.
- (г) Виконують кодування станів і визначають кількість тригерів.
- (д) Синтезують логічні функції (керувальні та збудження тригерів), мінімізують їх.
- (е) Реалізують схему автомата та оптимізують (за потреби).



12. **Як перейти від змістовного мікроалгоритму до закодованого мікроалгоритму?**

Потрібно замінити словесні описи мікрооперацій та умов на:

- апаратні позначення вузлів і мікрооперацій;
- керувальні сигнали y_i (коди мікрооперацій);
- логічні умови x_j , що визначають переходи між станами.

Таким чином переходять від абстрактного опису процесу до опису, придатного для синтезу автомата.

13. **Як побудувати граф автомата?**

За закодованим мікроалгоритмом будують вершини-стани Z_i та дуги-переходи.

- Для автомата Мілі: на дугах записують логічні умови та (за потреби) керувальні сигнали, що залежать від входів.
- Для автомата Мура: у вершинах записують керувальні сигнали стану, а на дугах — логічні умови переходів.

14. **Як здійснюється оцінка (мінімізація) станів автомата?**

Визначається мінімально необхідна кількість станів для коректного виконання заданого алгоритму, з урахуванням усіх необхідних відмінностей у послідовностях керувальних сигналів та умовах переходу.

15. **Як визначити необхідну тривалість управляючих сигналів?**

Тривалість визначається часовими параметрами елементної бази та вузлів ОП: затримками логічних елементів, часами встановлення/утримання тригерів, а також

умовами синхронізації з тактовим генератором. Практично тривалість вибирають так, щоб забезпечити стабілізацію рівнів сигналів до моменту перемикавання.

16. Від чого залежить кількість тригерів, необхідних для побудови пам'яті автомата?

Якщо M — кількість станів, то мінімальна кількість тригерів:

$$m = \lceil \log_2 M \rceil.$$


17. Як скласти структурну таблицю автомата?

Кожній дузі графа відповідає рядок таблиці:

$$(\text{ПС}, Q) \rightarrow (\text{СП}, Q'), \quad \text{умови } x_j, \quad \text{сигнали } y_i,$$

де фіксують поточний стан (ПС), наступний стан (СП), значення логічних умов переходу та набір керувальних сигналів, а також (за типом тригерів) записують функції збудження.

18. Складіть таблицю переходів для JK-, RS-, T- і D-тригерів. Наведіть їх умовне графічне позначення.



$J=0; K=*$	$T=0$	$R=*; S=0$	$D=0$
$0 \rightarrow 0$	$0 \rightarrow 0$	$0 \rightarrow 0$	$0 \rightarrow 0$
$J=1; K=*$	$T=1$	$R=0; S=1$	$D=1$
$0 \rightarrow 1$	$0 \rightarrow 1$	$0 \rightarrow 1$	$0 \rightarrow 1$
$J=*; K=1$	$T=1$	$R=1; S=0$	$D=0$
$1 \rightarrow 0$	$1 \rightarrow 0$	$1 \rightarrow 0$	$1 \rightarrow 0$
$J=*; K=0$	$T=0$	$R=0; S=*$	$D=1$
$1 \rightarrow 1$	$1 \rightarrow 1$	$1 \rightarrow 1$	$1 \rightarrow 1$

19. Коли можливе виникнення помилкових управляючих сигналів і чим визначається їх тривалість?

Помилкові короткочасні імпульси можливі під час переходів між станами через різні затримки поширення сигналів у комбінаційній логіці. Їх тривалість визначається різницею затримок у шляхах формування сигналів та швидкодією елементної бази.

20. Наведіть способи усунення короткочасних помилкових управляючих сигналів.

Основний підхід — застосування сусіднього (однобітного) кодування станів (наприклад, коду Грея), щоб при переході змінювався лише один тригер, і тим самим зменшувалась імовірність “тонких” імпульсів. Також використовують синхронізацію сигналів, реєстрацію виходів та/або введення фільтрації/затримок.

21. Як забезпечити перепад управляючого сигналу у випадку, коли операторну вершину з цим сигналом охоплює петля?

Використовують проміжний стан або додаткову затримку/формував імпульсу, щоб сигнал гарантовано змінював рівень (наприклад, сформувався перепад $1 \rightarrow 0$) навіть при циклічному переході (петлі).

22. Як визначити час переходу автомата з одного стану в інший?

Час переходу визначається сумою затримок комбінаційної логіки (формування збудження/виходів) та часових параметрів елементів пам'яті (тригерів), і узгоджується з періодом тактового сигналу (для синхронного випадку).